Vai ai contenuti. | Spostati sulla navigazione | Spostati sulla ricerca | Vai al menu | Contatti | Accessibilità

logo del sistema bibliotecario dell'ateneo di padova

Verenini, Francesco (2010) Core FFT per implementazione su FPGA. [Laurea triennale]

Full text disponibile come:

[img]
Preview
PDF
4Mb

Abstract

Nel presente lavoro di Tesi è stato sviluppato il core di un dispositivo in grado di svolgere l'algoritmo FFT. Tale core è costituito fondamentalmente dalla buttefly ovvero l'unità aritmetica dell'algoritmo. Il dispositivo è stato implementato, tramite linguaggio VHDL, per essere utilizzato su FPGA della Xilinx. L'utilizzo di tale tecnologia consente di ottenere un oggetto riconfigurabile nelle sue grandezze principali

Item Type:Laurea triennale
Corsi di Laurea Triennale:Scuola di Ingegneria > Ingegneria elettronica
Uncontrolled Keywords:FFT, fourier, FPGA, VHDL
Subjects:Area 09 - Ingegneria industriale e dell'informazione > ING-INF/05 Sistemi di elaborazione delle informazioni
Codice ID:25054
Relatore:Vogrig, Daniele
Data della tesi:23 July 2010
Biblioteca:Polo di Ingegneria > Biblioteca di Ingegneria dell'Informazione e Ingegneria Elettrica "Giovanni Someda"
Tipo di fruizione per il documento:on-line per i full-text
Tesi sperimentale (Si) o compilativa (No)?:Yes

Solo per lo Staff dell Archivio: Modifica questo record