Vai ai contenuti. | Spostati sulla navigazione | Spostati sulla ricerca | Vai al menu | Contatti | Accessibilità

logo del sistema bibliotecario dell'ateneo di padova

Bruni, Giovanni (2011) Dissipazione di potenza nei circuiti CMOS: origini e tecniche per la riduzione. [Laurea triennale]

Full text disponibile come:

[img]
Anteprima
Documento PDF
4Mb

Abstract

Il continuo scaling dei MOSFET ha comportato, oltre ai benefici di maggior integrazione, capacità computazionale e maggior funzionalità, un aumento preoccupante del consumo di potenza dei circuiti. Ciò è dovuto sia ad una componente dinamica, causata dallo switch dei singoli dispositivi, sia ad una componente statica, cioè provocata da correnti di perdita, la cui intensità è aumentata con la diminuzione delle dimensioni dei transistor. In questo lavoro vengono analizzate velocemente le principali cause di consumo statico e i fattori che maggiormente le influenzano. Successivamente vengono presentate varie tecniche utili alla riduzione del consumo di potenza, sia della componente dinamica che di quella statica e che agiscono a diversi livelli di astrazione

Tipologia del documento:Laurea triennale
Corsi di Laurea Triennale:Facoltà di Ingegneria > Ingegneria dell'informazione
Parole chiave:CMOS, corrente di sottosoglia, dynamic vth, finfet, multiple supply voltage, multiple vth, scaling, tecniche per la riduzione del consumo, transistor stack
Settori scientifico-disciplinari del MIUR:Area 09 - Ingegneria industriale e dell'informazione > ING-INF/01 Elettronica
Codice ID:33128
Relatore:Paccagnella, Alessandro
Data della tesi:27 Settembre 2011
Biblioteca:Polo di Ingegneria > Biblioteca Interdipartimentale di Ingegneria dell'Informazione e Ingegneria Elettrica
Tipo di fruizione per il documento:on-line per i full-text

Solo per lo Staff dell Archivio: Modifica questo record